top of page

RISC-VとChiselで学ぶ はじめての自作CPU メモ


「RISC-VとChiselで学ぶ はじめての自作CPU」に取り組んでいます。その過程で躓いたところ、自分なりに追加で考えたところを記しておきます。




4章 環境構築

  • 本に書いてあるdockerfileは古いので、著者のdockerhubからイメージごと引っ張ってくる (例えばubuntuのバージョンがサポート終了しているもののせいでapt-getでエラーが出たりする)

  • 僕はwinowsマシンでWSLでdockerを使おうとしたら色々はまった WSLはいくつか特殊な設定がいるみたいなので例えば下記サイトなどを参考にする https://www.kagoya.jp/howto/cloud/container/wsl2_docker/


6章 テスト

ここも本に書いてあるコードや設定は古いので最新にアップデートする必要がある


import org.scalatest.flatspec.AnyFlatSpec

を追加し、FlatSpe → AnyFlatSpecに変更

  • [error] /src/chisel-template/src/test/scala/FetchTest.scala:12:48: Boolean does not take parameters [error] c => while(!c.io.exit.peek().litToBoolean()){ litToBooleanが正しい(カッコなし)

  • sbtコマンドはbuild.sbtと同じディレクトリで実行する でないと実行するテストが見つからない [success]と表示されて一見成功したように見えるので注意! (よく見るとNo tests to run for Test / testOnlyと書いてある)

  • printfで改行する場合は .n → \n

  • scala.NotImplementedError: TODO: convert LoadMemoryAnnotation loadMemoryFromFileをloadMemoryFromFileInlineにするとできた(理由は不明) https://www.chisel-lang.org/docs/appendix/experimental-features#inline-initialization-with-external-file



7章 命令デコーダの実装

  • packageをdecodeに変えたので、DecodeTest.scalaの先頭でimport fetch._が必要 (でないとTopとかを認識できずコンパイルエラーになる)


8章 LW命令の実装

  • Top.scalaに以下を追加(4章の全体コードにはちゃんと書いてある)

core.io.dmem <> memory.io.dmem

これを忘れると以下のエラーが出る(CoreとMemoryが繋がっていないから初期化できていない)

firrtl2.passes.PassExceptions: firrtl2.passes.CheckInitialization$RefNotInitializedException:  @[src/main/scala/Top.scala 16:22] : [module Top]  Reference memory is not fully initialized.

13章 シフト演算の実装

  • asUInt() → asUInt ここもカッコ無しが正しい。でないとoverloaded method apply with alternativesというコンパイルエラーになる 以下は想像だが、カッコつきはビット幅を指定するためのメソッドと認識されているのが原因なのかなぁ ビット幅指定は変数の定義の際に使うもので、キャストには使えないらしい https://www.chisel-lang.org/docs/explanations/data-types



15章 分岐命令の実装

  • 命令bit列にimm[0]がない理由: pcは2の倍数にしかなりえない、つまり最下位bitは常に0だからわざわざ命令bit列には含めない これによりビット数を節約できる



16章 ジャンプ命令の実装

  • (exe_fun === ALU_JALR) -> ((op1_data + op2_data) & ~1.U(WORD_LEN.W)).asUInt



17章 即値ロード命令の実装

  • 即値が20bitしかない理由:32ビットのレジスタでrdなども伝達しないといけないから jump指令の場合、アドレスを12bitで指令するから、組み合わせたら32bit分使える

  • 12bitシフトする理由: rdなどの配置を他の命令形式と合わせるため

最新記事

すべて表示

[Chisel]条件分岐について

はじめに chiselを書いていると、条件分岐として以下の文法が使えることを学びます。 if when Mux (MuxCase) これらはどのように使い分けたらいいのでしょうか? ifとwhen/Mux まずこれらは条件判定に用いる変数がscalaのBoolean型かchiselのBOOL型かが異なります。 if: scalaのBoolean型 when/Mux: chiselのBOOL型 つま

[scala/chisel] value >> is not a member of (chisel3.Bool, chisel3.UInt)

現象 以下のコードで掲題のコンパイルエラーが発生 val x = 3.U(16.W) val y = 5.U(16.W) val mul_out := MuxCase(0.U(16.W), Seq( (exe_fun === ALU_MULH) -> (x*y)>>32.U(WORD_LEN.W), )) ※exe_funはこの前で計算される整数型の変数と考えてください エラーメッセージ

あなたの買い物をサポートする
アプリ Shop Plan

iphone6.5p2.png

​いつ何を買うかの計画を立てられるアプリです。

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png

靴を大切にしよう!靴管理アプリ SHOES_KEEP

納品:iPhone6.5①.png

靴の履いた回数、お手入れ回数を管理するアプリです。

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png

「後で読む」を忘れないアプリ ArticleReminder

気になった​Webサイトを登録し、指定時刻にリマインダを送れるアプリです

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png
bottom of page