top of page

RISC-VとChiselで学ぶ はじめての自作CPU メモ その2


続きです。長くなったので分けました。


RISC-VとChiselで学ぶ はじめてのCPU自作 ――オープンソース命令セットによるカスタムCPU実装への第一歩



23章 パイプラインレジスタの実装

一瞬なぜ各ステージ間にレジスタを挟むことでパイプラインになるのかよく分からなかった。

(回路が途中で分岐するようなものを想像していた)

なぜこれで並列処理ができるようになるかというと、レジスタはクロックが進んだタイミングでしか値を更新しないため、1サイクルで1ステージのみ実行されることになる。

各ステージは次のサイクルでは次の命令を処理できるので、並列処理が可能となる。



24章 分岐ハザード処理

br_hazard_test.cにnop命令を入れる理由:


本書内では以下のように書かれている

”ちなみに 間 に 挿入 さ れ て いる nop 命令 は アドレス 0、 4、 c、 10 の ADDI( LI) 命令 を パイプライン の 最後 まで 流す ため の もの です。”


どういうことかというと、今実装中のパイプラインにはIF、ID、EXE、MEM、WBの5ステージある。 アドレス10の指令をWBステージまで流すためには、その後に4命令必要なのでnopで埋めている



分岐ハザードの処理がなぜこれで上手くいくのか結構悩んだ。

これは別の記事にした。



25章 データハザード処理

jmpをストールより優先する理由:


ジャンプ先はexe_alu_outに出力されるが、これはEXが終わると失われる(メモリにもレジスタにも書いていないため)

※ jmpがレジスタにライトバックするのは、jmp命令の次の行の命令(ジャンプ先ではない)

なので、pcを書き換えてしまうとジャンプ先が分からくなてしまう。



最新記事

すべて表示

[Chisel]条件分岐について

はじめに chiselを書いていると、条件分岐として以下の文法が使えることを学びます。 if when Mux (MuxCase) これらはどのように使い分けたらいいのでしょうか? ifとwhen/Mux まずこれらは条件判定に用いる変数がscalaのBoolean型かchiselのBOOL型かが異なります。 if: scalaのBoolean型 when/Mux: chiselのBOOL型 つま

[scala/chisel] value >> is not a member of (chisel3.Bool, chisel3.UInt)

現象 以下のコードで掲題のコンパイルエラーが発生 val x = 3.U(16.W) val y = 5.U(16.W) val mul_out := MuxCase(0.U(16.W), Seq( (exe_fun === ALU_MULH) -> (x*y)>>32.U(WORD_LEN.W), )) ※exe_funはこの前で計算される整数型の変数と考えてください エラーメッセージ

あなたの買い物をサポートする
アプリ Shop Plan

iphone6.5p2.png

​いつ何を買うかの計画を立てられるアプリです。

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png

靴を大切にしよう!靴管理アプリ SHOES_KEEP

納品:iPhone6.5①.png

靴の履いた回数、お手入れ回数を管理するアプリです。

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png

「後で読む」を忘れないアプリ ArticleReminder

気になった​Webサイトを登録し、指定時刻にリマインダを送れるアプリです

google-play-badge.png
Download_on_the_App_Store_Badge_JP_RGB_blk_100317.png
bottom of page