[Chisel]Queueに入れたデータを取り出すのが1サイクル遅れる
現象
以下のような設計をしている
IDステージがデコード結果の指令をQueueに入れる
EXステージがQueueから指令を取り出し、実行
この時、最初の指令を1でQueueに入れて2で取り出すまでの間に1サイクル入ってしまう。
最初はEXステージは必ず空いているので、Queueに入ったそばから取り出したい
原因
これはQueueの仕様で、中身がない場合はdeq.validがfalseになって取り出せない。
「指令を入れた」が反映されるのが次のサイクルからだから、1サイクル余計に入ってしまうみたい。
io.deq.valid := !empty
解決策
解決策としては、Queueのコンストラクタの引数のflow = trueにすればよい(デフォルトではfalse)。
flowがtrueの場合はvalid=trueにしてくれる
if (flow) {
when(io.enq.valid) { io.deq.valid := true.B }
}
参考
最新記事
すべて表示現象 以下のchiselのコードで掲題のコンパイルエラーが発生 val parts = new Module(new MyParts()) class Module is abstract; cannot be instantiated 原因と解決策 Module()にnewをつけているのが原因。 newをつけるとコンストラクタと解釈されるが、Moduleは抽象クラスなのでコンストラクタはない。そ
やりたいこと 掲題の通りだが、chiselのハードウェアの配列をBundleのメンバにを追加したい。どのような状況かというと、同じ回路を複数用意して並列処理をさせるということをしたい。 UIntの配列ならば簡単なのだが、配列のメンバがハードウェアの場合にかなりてこずった。 前提 Scalaの型、chiselの型、chiselのハードウェアがある Int、SeqはScalaの型 UInt、Vecはc
はじめに chiselでコードを書いていると、掲題のコンパイルエラーに時折遭遇する。 これの意味がいまいち分からなかったので調べてみた。 詳細 下記のエラーを例にとって一行ずつ見ていく overloaded method apply with alternatives: [error] [T <: chisel3.Data](elt0: T, elts: T*): chisel3.Vec[T]