【Chisel/scala】Bundleのメンバにハードウェアの配列を追加する
やりたいこと
掲題の通りだが、chiselのハードウェアの配列をBundleのメンバにを追加したい。どのような状況かというと、同じ回路を複数用意して並列処理をさせるということをしたい。
UIntの配列ならば簡単なのだが、配列のメンバがハードウェアの場合にかなりてこずった。
前提
Scalaの型、chiselの型、chiselのハードウェアがある
Int、SeqはScalaの型
UInt、Vecはchiselの型
Wire、Regはハードウェア
Bundleのメンバにはchiselの型しか追加できない
やり方
上記をもとにすると、配列はSeqではなくVecにしなければならない。
そこでまずは以下の書き方を試した。
class MyParts extends Module{
・・・
}
class MyBundle extends Bundle{
val myVec :Vec[MyParts] = VecInit(4)(new Wire(MyParts))
}
これだと下記のエラーが発生する。
chisel3.package$ExpectedChiselTypeException: Bundle: MyBundle contains hardware fields:
Wire()で初期化したので、chiselのハードウェアとコンパイラに認識されてエラーになっている
ならばということでWireを取るとWireをつけろエラー
vec element 'MyClass' must be hardware, not a bare Chisel type. Perhaps you forgot to wrap it in Wire(_) or IO(_)?
うーん、これは困った、、、
VecInitの引数はハードウェアである必要がある一方でBundleのメンバはハードウェアではダメ、、、
そこで以下のように書いてみると、コンパイルエラーは起こらなかった
class MyBundle extends Bundle{
val myVec :Vec[MyParts] = Vec(4, new MyParts)
}
おそらく原因は以下のように推測される
VecInit()は特定の値でVecを初期化する。このため、引数にも特定の「ハードウェア」を要求する
Vec()はデフォルト値でVecを初期化する。このため(?)、引数はハードウェアに限らない
正直?のところの論理は曖昧で、自信を持っては言えない、、、
まとめ
class MyBundle extends Bundle{
val myVec :Vec[MyParts] = Vec(4, new MyParts)
}
公式にこう書いてあるわけではなく、あくまでこれならエラーにならない、というだけです。
最新記事
すべて表示現象 以下のchiselのコードで掲題のコンパイルエラーが発生 val parts = new Module(new MyParts()) class Module is abstract; cannot be instantiated 原因と解決策 Module()にnewをつけているのが原因。 newをつけるとコンストラクタと解釈されるが、Moduleは抽象クラスなのでコンストラクタはない。そ
はじめに chiselでコードを書いていると、掲題のコンパイルエラーに時折遭遇する。 これの意味がいまいち分からなかったので調べてみた。 詳細 下記のエラーを例にとって一行ずつ見ていく overloaded method apply with alternatives: [error] [T <: chisel3.Data](elt0: T, elts: T*): chisel3.Vec[T]
やりたいこと 自作したクラス(部品)があり、これはModuleを継承している このクラスのインスタンス(部品)を複数回路内に配置したい 試したこと Vecを使用して配列を作ろうとしたが、上手くいかなかった。 下記のように書いてもコンパイルエラーになる class MyParts extends Module{ val io = IO(・・・) } val parts:Vec[Module] =